| 1 | // RUN: %clang_cc1 -triple hexagon -target-cpu hexagonv66 -target-feature +hvxv66 -target-feature +hvx-length128b -emit-llvm -o - %s | FileCheck %s |
|---|
| 2 | // REQUIRES: hexagon-registered-target |
|---|
| 3 | |
|---|
| 4 | typedef long HEXAGON_VecPred128 __attribute__((__vector_size__(128))) |
|---|
| 5 | __attribute__((aligned(128))); |
|---|
| 6 | typedef long HEXAGON_Vect1024 __attribute__((__vector_size__(128))) |
|---|
| 7 | __attribute__((aligned(128))); |
|---|
| 8 | typedef long HEXAGON_Vect2048 __attribute__((__vector_size__(256))) |
|---|
| 9 | __attribute__((aligned(256))); |
|---|
| 10 | |
|---|
| 11 | // CHECK-LABEL: @test1 |
|---|
| 12 | // CHECK: call <32 x i32> @llvm.hexagon.V6.vaddcarrysat.128B(<32 x i32> %{{[0-9]+}}, <32 x i32> %{{[0-9]+}}, <1024 x i1> %{{[0-9]+}}) |
|---|
| 13 | HEXAGON_Vect1024 test1(void *in, void *out) { |
|---|
| 14 | HEXAGON_Vect1024 v1, v2; |
|---|
| 15 | HEXAGON_Vect1024 *p; |
|---|
| 16 | HEXAGON_VecPred128 q1; |
|---|
| 17 | |
|---|
| 18 | p = (HEXAGON_Vect1024 *)in; |
|---|
| 19 | v1 = *p++; |
|---|
| 20 | v2 = *p++; |
|---|
| 21 | q1 = *p++; |
|---|
| 22 | |
|---|
| 23 | return __builtin_HEXAGON_V6_vaddcarrysat_128B(v1, v2, q1); |
|---|
| 24 | } |
|---|
| 25 | |
|---|
| 26 | // CHECK-LABEL: @test26 |
|---|
| 27 | // CHECK: call <32 x i32> @llvm.hexagon.V6.vrotr.128B(<32 x i32> %{{[0-9]+}}, <32 x i32> %{{[0-9]+}}) |
|---|
| 28 | HEXAGON_Vect1024 test26(void *in, void *out) { |
|---|
| 29 | HEXAGON_Vect1024 v1, v2; |
|---|
| 30 | HEXAGON_Vect1024 *p; |
|---|
| 31 | |
|---|
| 32 | p = (HEXAGON_Vect1024 *)in; |
|---|
| 33 | v1 = *p++; |
|---|
| 34 | v2 = *p++; |
|---|
| 35 | |
|---|
| 36 | return __builtin_HEXAGON_V6_vrotr_128B(v1, v2); |
|---|
| 37 | } |
|---|
| 38 | |
|---|
| 39 | // CHECK-LABEL: @test27 |
|---|
| 40 | // CHECK: call <32 x i32> @llvm.hexagon.V6.vsatdw.128B(<32 x i32> %{{[0-9]+}}, <32 x i32> %{{[0-9]+}}) |
|---|
| 41 | HEXAGON_Vect1024 test27(void *in, void *out) { |
|---|
| 42 | HEXAGON_Vect1024 v1, v2; |
|---|
| 43 | HEXAGON_Vect1024 *p; |
|---|
| 44 | |
|---|
| 45 | p = (HEXAGON_Vect1024 *)in; |
|---|
| 46 | v1 = *p++; |
|---|
| 47 | v2 = *p++; |
|---|
| 48 | |
|---|
| 49 | return __builtin_HEXAGON_V6_vsatdw_128B(v1, v2); |
|---|
| 50 | } |
|---|
| 51 | |
|---|
| 52 | // CHECK-LABEL: @test28 |
|---|
| 53 | // CHECK: call <64 x i32> @llvm.hexagon.V6.vasr.into.128B(<64 x i32> %{{[0-9]+}}, <32 x i32> %{{[0-9]+}}, <32 x i32> %{{[0-9]+}}) |
|---|
| 54 | HEXAGON_Vect2048 test28(void *in1, void *in2, void *out) { |
|---|
| 55 | HEXAGON_Vect1024 v1, v2; |
|---|
| 56 | HEXAGON_Vect1024 *p1; |
|---|
| 57 | HEXAGON_Vect2048 *p2; |
|---|
| 58 | HEXAGON_Vect2048 vr; |
|---|
| 59 | |
|---|
| 60 | p1 = (HEXAGON_Vect1024 *)in1; |
|---|
| 61 | v1 = *p1++; |
|---|
| 62 | v2 = *p1++; |
|---|
| 63 | p2 = (HEXAGON_Vect2048 *)in2; |
|---|
| 64 | vr = *p2; |
|---|
| 65 | |
|---|
| 66 | return __builtin_HEXAGON_V6_vasr_into_128B(vr, v1, v2); |
|---|
| 67 | } |
|---|
| 68 | |
|---|